台北報導
　AI晶片算力在語音、視覺、遊戲推升下，每三～四年算力需求翻倍，遠超摩爾定律，傳統製程微縮已無法顯著降低成本；因此，先進封裝整合更多晶片，漸成為晶圓廠跨足目標。法人表示，現階段仍以CoWoS產能較為緊缺，台積電擴產及委外並行，因應AI晶片及HPC市場需求，除加速自身廠房建置之外，製程分段進行委外，包括聯電（2303）、日月光（3711）及矽品、京元電（2449）皆受惠外溢效應。
　先進封裝採用多種技術，將邏輯IC、記憶體等多個晶片，以垂直或水平方式整合至同一封裝，能在更小的體積中容納更多功能，實現低功耗、高整合效果。伴隨終端產品複雜度劇增下，先進封裝需求往主要參與者往前段晶圓廠或IDM大廠靠攏。
　研調機構指出，無畏2023年全球需求放緩，領導業者仍大舉投入擴充先進封裝產能，其中英特爾及台積電該領域資本支出估計分別為30億元及32億美元，逾整體市場5成以上，比起既有封裝業者更加積極。
　法人預估，2025年起全球先進封裝市場將超越傳統封裝，以2.5D／3D IC堆疊技術為開發重心，至2028年先進封裝市場規模將逼近800億美元。進一步分析，會由資料中心高性能AI晶片開始，未來逐步往邊緣運算滲透，消費型AI晶片將有強大成長潛力，其中包含AI手機、AI PC等個人化設備。
　消費型電子又以扇出型（Fan-Out）封裝為主流應用市場，有別於傳統工藝，Fan-Out將晶圓先封裝再切割，有助縮小封裝尺寸，並透過重分布層（RDL）擴展至外圍更大的面積。台積電作為InFO技術推動者，自2016年開始量產應用於高階行動裝置。
　近期熱門的面板級封裝，便是奠基於扇出型基礎上，由廠商根據不同載體發展技術，面板級採用方形面板替代晶圓，面積使用率增加提升產量，電阻低可提升整體效能，隨尺寸擴大成本降低幅度更明顯。
　研調統計，2023年英特爾、台積電大舉進軍，共投入約60億美元，估計今明年將持續成長，積極搶占2028年達800億美元之市場大餅。

台北報導
　為了搶攻先進封裝商機，日月光投控3日推出整合設計生態系統（Integrated DesignEcosystemTM，簡稱IDE），透過平台優化協作設計工具，系統性提升先進封裝架構，大約可縮短50％設計週期。以Fan Out Chip on Substrate - Chip Last（FOCoS-CL）封裝的設計時間縮短約30至45天，突破設計週期限制。
　日月光表示，這種最新設計可以從單片SoC到內存的多晶片拆分的IP區塊無縫轉換，包括小晶片和整合記憶體的2.5D和先進扇出型封裝的結構，整合生態系統設計效率最高可提升50％，大大縮短產品設計週期，同時降低客戶成本。
　日月光指出，半導體技術不斷提升性能要求，進而驅動先進封裝的發展趨勢，同時也帶來封裝設計挑戰。小晶片（chiplet）和異質整合發展正催生技術界限的拓展，增加對創新設計流程和電路級模擬的需求，以加速完成複雜的設計。
　日月光研發副總洪志斌博士表示，整合設計生態系統非常適合優化VIPackTM結構設計，客戶針對人工智慧和機器學習、高性能運算、5G通信網路、自動化駕駛和消費性等電子產品的研發效率提升將非常有利。
　日月光也與EDA工具供應商展開合作，解決在不同平台上運作時可能出現的軟件和格式兼容性問題，但過程都是耗時的迭代過程，設計複雜性可能導致在第一次設計版面中出現成千上萬的驗證錯誤，需要花費人力和時間，在整個設計和驗證階段中持續和反覆來解決每個錯誤，日月光已簡化多個EDA供應商之間的兼容性，以簡化圖面設計和驗證過程。
　洪志斌表示，日月光整合設計生態系統的推出，證明日月光致力於提供客戶所需的性能、成本和上市時間優勢，以保持競爭力，且日月光在2.5D耕耘近十年，隨著封裝複雜度不斷上升，整合設計生態系統的新設計方法，讓日月光在同業中更獨具匠心。

台北報導

小晶片（chiplets）或晶片塊（tiles）等新一代異質晶片設計架構，推動人工智慧及高效能運算（AI／HPC）應用成長爆發，將不同異質晶片整合為單一晶片的先進封裝技術成為市場新顯學。台積電今年加強InFO及CoWoS等2.5D先進封裝產能布建及製程推進，3DFabric先進封裝平台開始進入生產階段，合作夥伴創意（3443）及愛普（6531）同步受惠。
包括英特爾、超微、輝達、博通等業者透過小晶片或晶片塊的設計架構，搭配高頻寬記憶體（HBM）或特殊型DRAM，已可針對不同的AI及HPC應用量身打造運算效能強大的加速器或處理器。然而要將邏輯運算核心串接並與記憶體整合為單一晶片，只能透過先進封裝技術來達成，台積電加速3DIC先進封裝技術推進並整合到3DFabric平台，第四季將完成7奈米製程晶圓或晶片的堆疊封裝技術認證。
台積電去年將先進封裝技術整合到3DFabric平台，包括前段3D矽堆疊技術TSMC-SoIC，以及包括CoWoS與InFO的後段導線連結技術所組成，提供客戶整合異質小晶片的彈性解決方案。其中，台積電第五代CoWoS先進封裝將在年底前推出，採用小晶片設計架構的多晶片模組（MCM）繪圖晶片將採用台積電技術，超微Aldebaran繪圖處理器率先採用，輝達Hopper繪圖處理器將在明年量產。
台積電轉投資IC設計服務廠創意近年來積極爭取AI及HPC處理器的委託設計（NRE）開案，搭配台積電CoWoS或SoIC等先進封裝技術，已爭取到國際大廠訂單。創意也推出可在CoWoS上擴充組合多個系統單晶片（SoC）及HBM3記憶體的GLink 2.5D介面，以及支援台積電3DFabric先進封裝技術的GLink 3D晶粒堆疊晶粒（DoD）介面矽智財，能堆疊組裝不同的晶粒組合以滿足不同市場區隔需求。
由於HBM記憶體價格昂貴，愛普推出全新DRAM介面的異質整合高頻寬記憶體（VHM）技術，包含客製化DRAM設計、DRAM與邏輯晶片整合介面VHM LInK IP，由力積電提供客製化DRAM晶圓代工，並採用台積電WoW先進封裝製程，下半年已經進入量產。其中，鯨鏈科技採用此一方案量產挖礦專用特殊應用晶片（ASIC），後續包括Google的TPU、豪威的CMOS影像感測器均將會採用。

綜合報導

台積電前共同營運長、現任中芯國際獨董的蔣尚義昨（22）日出席研討會發表全球半導體現況，並指出大陸要在半導體領域追趕差距不能只看晶片，而是要改良整體系統層面，先進的封裝技術將成為當中關鍵。
媒體報導，蔣尚義昨出席南京「2018年集成電路產業發展研討會」進行演講，針對摩爾定律、半導體現況發表看法。據悉，蔣尚義在演講時還一度因踩空而從舞台跌落至地上，似乎有扭傷，但所幸大致無礙，蔣尚義也在台上堅持至演講結束。
對於大陸半導體產業，蔣尚義分析，由於起步較晚，大陸在半導體技術的追趕上一直都很辛苦，但仍存在趕超的機會，但需要放大眼界，不能只著眼晶片領域。
蔣尚義認為，摩爾定律的速度將會放緩甚至有可能見底，故預測未來半導體領域中的重點並不僅在晶片，要從系統全面改良，有長遠眼光才能提前布局，才有趕超機會。
大陸在今年中興通訊受美國禁售令制裁後，國內出現晶片能力不足的檢討聲浪，而引起各路資本開始追逐新創晶片公司，包括阿里巴巴、華為等大陸巨頭也接連發布在晶片領域的相關布局。
但蔣尚義呼籲大陸業者眼光不能僅限縮在晶片，要放遠至整體系統層面，他還表示，在整體系統中，如何將環環相扣的晶片供應鏈整合在一起，則是未來發展的重中之重，而封裝行業將在其中扮演重要角色。蔣尚義指出，未來有先進封裝技術的半導體世界樣貌將會完全不同，故當前重點是要讓沉寂30年的封裝技術開始成長。