報導記者／張珈睿

因應晶片巨大化，計劃結合InFO-SoW和SoIC
台北報導
　隨著IC設計業者透過增加晶片尺寸提高處理能力，考驗晶片製造實力。輝達AI晶片Blackwell，被CEO黃仁勳譽為「非常非常大的GPU」，而確實也是目前業界面積最大的GPU，由兩顆Blackwell晶片拼接而成，並採用台積電4奈米製程，擁有2,080億個電晶體，然而難免遇到封裝方式過於複雜之問題；台灣坐擁全球最先進晶片製造，未來有望成為AI重要矽島。
　CoWoS-L封裝技術，使用LSI（本地矽互連）橋接RDL（矽中介層）連接晶粒，傳輸速度可達10／TBs左右；不過封裝步驟由於橋接放置精度要求極高，稍有缺陷都可能導致價值4萬美元的晶片報廢，從而影響良率及獲利。
　法人透露，由於GPU晶粒、LSI橋接、RDL中介層和主基板之間的熱膨脹係數（CTE）相異，導致晶片翹曲、系統故障。為提升良率，輝達重新設計GPU晶片頂部金屬層和凸點。不只是AI晶片RTO（重新流片）修改設計，據供應鏈透露，準備發布之50系列的顯卡也需要RTO，上市時間較原本遞延。
　晶片設計問題將不會只是輝達所獨有。供應鏈透露，這類問題只會越來越多，不過為了消除缺陷或為提高良率而變更晶片設計於業內相當常見。AMD執行長蘇姿丰曾透露，隨著晶片尺寸不斷擴大，製造複雜度將不可避免地增加。次世代晶片需要在效能和功耗方面取得突破，才能滿足AI數據中心對算力的巨大需求。
　以開發全球最大AI晶片的Cerebras指出，多晶片組合技術難度將呈現指數級成長，強調「一整片晶圓就是一個處理器」，Cerebras的Wafer-Scale Engine（WSE）系列即採用AI領域知名的「晶圓級處理器」。依照台積電一直在發展晶圓級系統整合技術 InFO-SoW（System-on-Wafer），Dojo超級電腦訓練區塊（Training Tile）就是基於台積電InFO-SoW並已量產的首款解決方案。
　因應大晶片趨勢、及AI負載需要更多HBM，台積電計劃結合InFO-SoW和SoIC為CoW-SoW，將記憶體或邏輯晶片堆疊於晶圓上，並預計在2027年量產。可預見的未來，將看到更多在整片晶圓上疊疊樂的巨無霸AI晶片出現。